其實(shí)電源電路工程師都知道，單片機(jī)的設(shè)計(jì)應(yīng)該首選較低的工作頻率，因?yàn)檫@樣做的優(yōu)點(diǎn)在于，采用低的晶振和總線頻率，可以選擇較小的單片機(jī)滿足時序的要求，從而單片機(jī)的工作電流可以變得更低，最重要的是VDD到VSS的電流峰值會更小。那么本文小編就分享幾點(diǎn)單片機(jī)EMC設(shè)計(jì)的建議，希望對朋友們有所幫助。
恰當(dāng)?shù)妮敵鲵?qū)動能力在給定負(fù)載規(guī)范，上升和下降時間，選擇適當(dāng)?shù)妮敵龅纳仙龝r間，最大限度地降低輸出和內(nèi)部驅(qū)動器的峰值電流是減小EMI的最重要的設(shè)計(jì)考慮因素之一。驅(qū)動能力不匹配或不控制輸出電壓變化率，可能會導(dǎo)致阻抗不匹配，更快的開關(guān)邊沿，輸出信號的上沖和下沖或電源和地彈噪聲。
設(shè)計(jì)單片機(jī)的輸出驅(qū)動器，首先確定模塊需求的負(fù)載，上升和下降的時間，輸出電流待續(xù)哦啊，根據(jù)以上的信息驅(qū)動能力，控制電壓擺率，只有這樣才能得到符合模塊需求又能滿足EMC要求。
驅(qū)動器能力比負(fù)載實(shí)際需要的充電速度高時，會產(chǎn)生的更高的邊沿速率，這樣會有兩個缺點(diǎn)信號的諧波成分增加了與負(fù)載電容和寄生內(nèi)部bonding線，IC封裝，PCB電感一起，會造成信號的上沖和下沖。
選擇合適的的di/dt開關(guān)特性，可通過仔細(xì)選擇驅(qū)動能力的大小和控制電壓擺率來實(shí)現(xiàn)。最好的選擇是使用一個與負(fù)載無關(guān)的恒定的電壓擺率輸出緩沖器。同樣的預(yù)驅(qū)動器輸出的電壓擺率可以減少(即上升和下降時間可以增加)，但是相應(yīng)的傳播延遲將增加，需要控制總的開關(guān)時間)。
使用單片機(jī)的可編程的輸出口的驅(qū)動能力，滿足模塊實(shí)際負(fù)載要求。
可編程的輸出口的驅(qū)動器的最簡單是的并聯(lián)的一對驅(qū)動器，他們的MOS的Rdson不能，能輸出的電流能力也不相同。所以在測試和實(shí)際使用的時候可以選擇不同的模式。實(shí)際上目前的單片機(jī)一般至少有兩種模式可選擇，有些甚至可以有三種(強(qiáng)，中等，弱)當(dāng)時序約束有足夠的余量的時候，通過降低輸出能力來減緩內(nèi)部時鐘驅(qū)動的邊沿。
減少同步開關(guān)的峰值電流和di/dt，一個重要的考慮因素就是降低內(nèi)部時鐘驅(qū)動的能力(其實(shí)就是放大倍數(shù)，穿通電流與之相關(guān)型很大)。降低時鐘邊沿的電流，將顯著改善EMI。當(dāng)然這樣做的缺點(diǎn)就是，由于時鐘和負(fù)載的開通時間的變長使得單片機(jī)的平均電流可能增加?？焖龠呇睾拖鄬^高的峰值電流，時間更長邊沿較慢的電流脈沖這兩者需要做一個妥協(xié)。
晶振的內(nèi)部驅(qū)動(反向器)最好不要超過實(shí)際的需求。實(shí)際上是當(dāng)增益過大的時候會帶來更大的干擾。
設(shè)計(jì)最小穿通電流的驅(qū)動器時鐘，總線和輸出驅(qū)動器應(yīng)盡可能使得傳統(tǒng)電流最小穿通電流【重疊電流，短路電流】，是從單片機(jī)在切換過程中，PMOS和NMOS同時導(dǎo)通時候，電源到地線的電流，穿通電流直接影響了EMI和功耗。
這個內(nèi)容實(shí)際上是在單片機(jī)內(nèi)部的，時鐘、總線和輸出驅(qū)動器，消除或減少穿通電流的方法是盡量先關(guān)閉一個FET，然后再開通一個FET。當(dāng)電流較大時，需要額外的預(yù)驅(qū)動電路或電壓擺率。
